基于 Python 的 Verilog HDL 硬件设计处理工具包
Pyverilog ============================================ 基于 Python 的 Verilog HDL 硬件设计处理工具包
Pyverilog 是一个开源的硬件设计处理工具包,用于 Verilog HDL。所有源代码均使用 Python 编写。Pyverilog 包括 (1) 代码解析器, (2) 数据流分析器, (3) 控制流分析器和 (4) 代码生成器。您可以基于此工具包创建自己的 Verilog HDL 设计分析器、代码翻译器和代码生成器。
对于拉取请求,请查看 "CONTRIBUTORS.md" 中提供拉取请求的贡献者。Pyverilog 使用 pytest 进行集成测试。 **当您发送 Pull Request 时,请包含测试用例。
暂无开放 Issues，或尚未同步最近议题。