基于 RISC-V 的开源微控制器系统
RISCY 是一个有序的单命令核心,具有 4 个流水线阶段,其 IPC 与 1 相近,全面支持基本整数指令集 (RV32I)、压缩指令 (RV32C) 和乘法指令集扩展 (RV32M)。它可以配置为具有单精度浮点指令集扩展 (RV32F)。它实现了多项 ISA 扩展,例如:硬件循环、后加一载入和存储指令、位操作指令、MAC 操作、支持固定点运算、封装 SIMD 指令和点积运算。它的设计目的是提高超低功耗信号处理应用程序的能效。RISCY 实现了 1.9 权限规范的子集。详细信息请参阅 http://ieeexplore.ieee.org/abstract/document/7864441/.。
zero-riscy 是一个有序的单命令核心,具有 2 个流水线阶段,完全支持基本整数指令集(RV32I)和压缩指令(RV32C)。它可以配置为具有乘法指令集扩展(RV32M)和减少寄存器数量的扩展(RV32E)。它是专为满足超低功耗和超小面积的限制而设计的。zero-riscy 实现了 1.9 权限规范的子集。
当核心处于空闲状态时,平台可以进入低功耗模式,其中只有一个简单的事件单元处于活动状态,其他一切都通过时钟控制,功耗最小(漏电)。专用的事件单元在接收到事件/中断时唤醒核心。
PULPino 平台可用于 RTL 模拟以及 FPGA。
暂无开放 Issues，或尚未同步最近议题。