基于 OpenCL 的用于卷积神经网络的 FPGA 加速器
PipeCNN 是基于 OpenCL 的 FPGA 加速器,用于大规模卷积神经网络 (CNN)。FPGA 社区中越来越多的人使用高级合成 (HLS) 工具来设计和实现 FPGA 上的定制电路。与基于 RTL 的设计方法相比, HLS 工具通过自动将高级语言 (如 C/C++) 合成为 RTL 或硬件,从而缩短了硬件开发周期。OpenCL™ 是一种开放的、新兴的跨平台并行编程语言,可用于 GPU 和 FPGA 开发。本项目的主要目标是提供一种通用而高效的基于 OpenCL 的 FPGA 上 CNN 加速器设计。PipeCNN 利用 ***管道**式 CNN 功能内核来提高推理计算的吞吐量。我们的设计在性能和硬件资源上都具有可扩展性,因此可部署在各种 FPGA 平台上。PipeCNN 支持 Intel OpenCL SDK 和 Xilinx Vitis 基于 FPGA 的设计流程。
首先,从 PipeCNN 的 ModelZoo 中下载预训练的 CNN 模型、测试向量和金标准文件(说明位于每个项目文件夹中的"data"文件夹中)。将数据放入正确的文件夹中。然后,使用提供的 Makefile 编译项目。完成编译后,只需输入以下命令即可运行 PipeCNN:
目前,我们使用 Intel 的 OpenCL SDK 和 Xilinx Vitis 工具包来编译 OpenCL/HLS 代码,并在 FPGA 上实现生成的 RTL。
暂无开放 Issues，或尚未同步最近议题。